1. Repositorio Institucional del Tecnológico Nacional de México (RI - TecNM)
2. Tesis de Posgrado
3. Morelos
4. Centro Nacional de Investigación y Desarrollo Tecnológico
5. Tesis CENIDET
6. Tesis de Maestría
7. Tesis de Maestría en Ingeniería Electrónica

Titre:	Eliminación de Armónicos en un Inversor Multinivel en Cascada Asimétrico con Fuentes Desiguales
Auteur(s):	Figueroa Delgado, Angel%51154
Date de publication:	2015-06-10
Editeur:	Tecnológico Nacional de México
metadata.dc.publisher.tecnm:	Centro Nacional de Investigación y Desarrollo Tecnológico
Description:	Este trabajo de tesis presenta el estudio de un inversor multinivel en cascada asimétrico de 7 y 9 niveles, el cual es una alternativa de conversión de energía de CD-CA. La principal característica del inversor multinivel es la de sintetizar el voltaje de salida en escalones de tensión, de manera que los dispositivos semiconductores sólo manejan el valor de tensión de un escalón; esta característica hace que las topologías multinivel sean una excelente opción para la conversión de CD-CA. El principal objetivo de estudiar el convertidor multinivel en cascada asimétrico, es mantener una THD reducida, bajo condiciones de disturbios en la tensión de entrada, utilizando las técnicas de modulación tradicionales para el comando de los interruptores. Para el desarrollo de este trabajo se llevaron a cabo diversas simulaciones, las cuales permitieron observar y estudiar los efectos ocasionados a la onda de salida cuando se presentan desbalances en alguna de las fuentes de alimentación. Las técnicas de modulación utilizadas en este trabajo son la PWM sinusoidal, PWM escalonada (SHE) y la Modulación híbrida, que son muy utilizadas en los inversores simétricos. Se implementó la etapa de potencia del inversor multinivel en cascada asimétrico para comparar y validar los resultados de las simulaciones. La implementación se realizó en una plataforma de prueba existente en CENIDET. Para desarrollar la etapa de control del inversor se utilizó un FPGA, específicamente la tarjeta de desarrollo modelo Spartan-2E. Además, como lenguaje de programación se utilizó VHDL. El uso del FPGA permite obtener un sistema eficiente ya que, por un lado, ejecuta las tareas de manera paralela y, por otro, cuenta con la flexibilidad para generar múltiples líneas de control con definiciones precisas de la frecuencia y la amplitud. Finalmente se muestra que resultados obtenidos en esta investigación están dentro de los niveles de desbalance de tensión permitidos y cubren con los valores de variación de THD sugeridos por las normas IEC 61000, IEE 519 y L0000-45.
metadata.dc.type:	info:eu-repo/semantics/masterThesis
Collection(s) :	Tesis de Maestría en Ingeniería Electrónica

Ce document est protégé par copyright Voir la licence

Ce document est autorisé sous une licence de type Licence Creative Commons